Sebuah sel SRAM terdiri dari enam MOSFET . Setiap bit dalam SRAM disimpan pada empat transistor (M1, M2, M3, M4) bentuk yang dua inverter lintas digabungkan. Penyimpanan sel ini memiliki dua negara yang stabil yang digunakan untuk menunjukkan 0 dan 1. Dua transistor akses tambahan berfungsi untuk mengontrol akses ke sel penyimpanan selama Operasi tulis dan baca. Selain itu enam transistor (6T) SRAM, jenis lain dari chip SRAM menggunakan 4, 8, 10 (4T, 8T, 10T SRAM), atau lebih transistor per bit. Empat-transistor SRAM cukup umum dalam perangkat SRAM yang berdiri sendiri (sebagai lawan SRAM digunakan untuk cache CPU), diimplementasikan dalam proses khusus dengan lapisan tambahan polysilicon , memungkinkan untuk sangat tinggi resistensi resistor pull-up. Kelemahan utama menggunakan 4T SRAM meningkat kekuatan statis karena aliran arus konstan melalui salah satu transistor pull-down.
Hal ini kadang-kadang digunakan untuk melaksanakan lebih dari satu (membaca dan / atau menulis) port, yang mungkin berguna dalam beberapa jenis memori video dan file-file register diimplementasikan dengan sirkuit SRAM multi-porting.
Umumnya, lebih sedikit transistor yang dibutuhkan per sel, semakin kecil setiap selnya. Karena biaya pengolahan wafer silikon relatif tetap, menggunakan sel kecil dan begitu kemasan lebih bit pada satu wafer mengurangi biaya per bit memori.
Sel memori yang menggunakan kurang dari empat transistor yang mungkin - tapi, 3T tersebut atau 1T sel DRAM , SRAM tidak (bahkan disebut 1T-SRAM ).
Akses ke sel diaktifkan oleh garis kata (WL pada gambar) yang mengontrol transistor dua akses M 5 dan 6 M yang, pada gilirannya, mengontrol apakah sel harus terhubung ke saluran bit: BL dan BL. Mereka digunakan untuk mentransfer data untuk kedua membaca dan menulis operasi. Meskipun tidak benar-benar diperlukan untuk memiliki dua baris bit, baik sinyal dan kebalikannya biasanya diberikan dalam rangka meningkatkan margin kebisingan .
Selama akses baca, bit baris secara aktif didorong tinggi dan rendah oleh inverter dalam sel SRAM. Hal ini meningkatkan bandwidth yang SRAM dibandingkan dengan DRAM - dalam DRAM, baris bit terhubung ke kapasitor penyimpanan dan berbagi biaya menyebabkan bitline untuk ayunan ke atas atau ke bawah. Struktur simetris SRAMs juga memungkinkan untuk signaling diferensial , yang membuat ayunan tegangan kecil lebih mudah terdeteksi. Perbedaan lain dengan DRAM yang memberikan kontribusi untuk membuat SRAM lebih cepat adalah bahwa chip komersial menerima semua bit address pada suatu waktu. Sebagai perbandingan, DRAM komoditas memiliki alamat multiplexing dalam dua bagian, yaitu bit yang lebih tinggi diikuti oleh bit yang lebih rendah, lebih pin paket yang sama untuk menjaga ukuran dan biaya turun.
Ukuran SRAM dengan baris alamat m dan n baris data 2 m kata, atau 2 m × n bit. Ukuran kata yang paling umum adalah 8 bit, yang berarti bahwa satu byte dapat dibaca atau ditulis ke masing-masing 2 m kata yang berbeda dalam chip SRAM. Beberapa chip SRAM umum memiliki 11 baris alamat (dengan demikian kapasitas 2 m = 2.048 = 2k kata) dan kata 8-bit, sehingga mereka disebut sebagai "2k × 8 SRAM".
Cara Kerja SRAM
Sebuah sel SRAM memiliki tiga state yang berbeda. Yaitu standby (rangkaian idle), membaca (meminta data) dan menulis (memperbarui isi). SRAM untuk beroperasi dalam modus baca dan modus menulis harus memiliki kemampuan "membaca" dan "menulis" masing-masing. Tiga state yang berbeda bekerja sebagai berikut:
- Standby
- Jika garis kata tidak disertai, transistor akses M 5 dan M 6 tidak terhubung ke sel di bit line. Kedua inverter lintas digabungkan dibentuk oleh M 1 - M 4 akan terus memperkuat satu sama lain selama mereka terhubung ke daya.
- Membaca
- Asumsikan bahwa isi dari memori adalah 1, disimpan pada Q. Siklus membaca dimulai dengan precharging kedua garis bit untuk logika 1, maka menegaskan garis kata WL, memungkinkan kedua transistor akses. Langkah kedua terjadi ketika nilai-nilai yang tersimpan dalam Q dan Q akan ditransfer ke garis bit dengan meninggalkan BL pada nilai diisi daya sebelumnya dan pemakaian BL melalui M 1 dan M 5 sampai logis 0 (yaitu akhirnya pemakaian melalui transistor M 1 karena dihidupkan karena Q secara logis diatur ke 1). Di sisi BL, transistor M 4 M dan 6 tarik garis agak ke arah V DD, logis 1 (yaitu akhirnya yang dibebankan oleh transistor M 4 seperti yang dihidupkan karena Q secara logis diatur ke 0).Jika isi dari memori adalah 0, sebaliknya akan terjadi dan BL akan ditarik ke arah 1 dan BL menuju 0. Kemudian BL dan BL garis akan memiliki perbedaan tegangan kecil antara mereka sementara mencapai penguat rasa, yang akan merasakan jalur yang memiliki tegangan yang lebih tinggi sehingga menentukan apakah ada 1 disimpan atau 0. Semakin tinggi sensitivitas penguat rasa, semakin cepat kecepatan operasi read.
- Menulis
- Awal siklus write dimulai dengan menerapkan nilai yang akan ditulis ke baris bit. Jika kita ingin menulis 0, kita akan menerapkan 0 sampai garis bit, yaitu pengaturan BL 1 dan BL ke0. Hal ini mirip dengan menerapkan ulang pulsa ke SR-latch , yang menyebabkan flip flop untuk mengubah keadaan. A 1 ditulis dengan membalik nilai-nilai dari garis bit. WL kemudian menegaskan dan nilai yang akan disimpan terkunci masuk Perhatikan bahwa alasan ini bekerja adalah bahwa garis bit input-driver dirancang untuk menjadi lebih kuat dari transistor relatif lemah dalam sel itu sendiri, sehingga mereka dapat mudah menimpa keadaan sebelumnya inverter lintas digabungkan. Hati-hati dari ukuran transistor dalam sel SRAM diperlukan untuk memastikan operasi yang tepat.
Perilaku Bus
RAM dengan waktu akses 70 ns akan menampilkan data yang valid dalam 70 ns dari waktu itu baris alamat yang valid. Namun data akan tetap untuk waktu terus juga (5-10 ns). Naik dan turun kali juga mempengaruhi timeslots valid dengan sekitar 5 ns. Dengan membaca bagian bawah kisaran alamat bit secara berurutan (siklus halaman) kita dapat membaca dengan waktu akses secara signifikan lebih pendek (30 ns).
Pembahasan tiap kelompok
Kelompok 2
Kelompok 4
Sumber Tulisan
http://en.wikipedia.org/wiki/Static_random-access_memory
Sumber Gambar
1. http://en.wikipedia.org/wiki/File:Hyundai_RAM_HY6116AP-10.jpg
2.http://upload.wikimedia.org/wikipedia/commons/thumb/3/31/SRAM_Cell_(6_Transistors).svg/250px-SRAM_Cell_(6_Transistors).svg.png
3. http://upload.wikimedia.org/wikipedia/commons/7/77/6t-SRAM-cell.png
